Page 1 of 2

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-008104

(43) Date of publication of application: 21.01.1980

(51)Int.CI.

H03K 13/20

(21)Application number: 53-079833

(71)Applicant: ADVANTEST CORP

(22) Date of filing:

03.07.1978


(72)Inventor: AIHARA HIROSHI

## (54) ANALOG-DIGITAL CONVERTING DEVICE

## (57) Abstract:

PURPOSE: To realize a high-accuracy and high-speed conversion through a simple circuit constitution for the triple integrating converter by finishing the 2nd integrating period in synchronization with the clock pulse and at the same time varying the output level of the integrator.

CONSTITUTION: Input voltage Ex is integrated through the integrator comprising differential amplifier circuit A, capacitor C and resistance R1 in the 1st integrating period T1 and by the command of controller K. And 1st reference voltage +Er featuring the opposite polarity to Ex is integrated in the 2nd integrating period T2. Then the integration is finished in synchronization with clock pulse b after the output level of the integrator passed through the reference level. In the 3rd integrating period T3, voltage +Er is divided, and then the voltage of, for example, 1/10 is applied to circuit a from resistance R4 in the form of the 2nd reference voltage to carry out the integration until the output level reaches the reference level. The clock pulses are counted at the lower 2nd digit of counter N in the lapse of the period set according to voltage



E0 at the start of period T2 and also at the lowest digit in period T3 each, thus obtaining the digital quantity corresponding to input Ex.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

THIS PAGE BLANK (USPTO)

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

The section of the se



## (9) 日本国特許庁 (JP)

10特許出願公開

# ⑩公開特許公報(A)

昭55-8104

⑤ Int. Cl.³
H 03 K 13/20

識別記号 101 庁内整理番号 7125-5 J

砂公開 昭和55年(1980)1月21日

発明の数 1 審査請求 未請求

(全 3 頁)

⊗アナログ・デジタル変換装置

创特

願 昭53-79833

❷出

願 昭53(1978)7月3日

⑫発 明 者 相原弘志

東京都練馬区旭町1丁目32番1

号タケダ理研工業株式会社内

の出 類 人

タケダ理研工業株式会社

東京都練馬区旭町1丁目32番1 号

邳代 理 人 弁理士 益田龍也

明 細 書

1. 発明の名称

アナログ、デジタル変換数置

### 2. 特許請求の範囲

予め定められた時間棚を有する第1粒分期間に おいて入力電圧を積分器で基準レベルから積分す る手段と、上記第1稅分期間に統く第2稅分期間 において上記入力電圧と逆の極性を有する第1基 華亀圧を上記機分器で積分してその出力レベルが 前記基単レベルを遊遊したのちクロフクバルスと 間期して上記殺分を終了する手段と、上記第2種 分期間の開始後子め定められた一定数のクロック パルスが送出されてから該第2段分期間が終了す るまで上記クロックパルスを計扱器における上位 の桁に印加してこれを計数する手段と、上記第 2 租分期間が終了したとき前記租分器を構成する差 動増稲回路の非反転入力増に前記一定数のクロッ クパルスに対応した8圧を印加して较分器の出力 レベルを削配第2稜分期間において基準レベルを 

分期間に続く第3額分期間において前記第1基準 程圧と同一の極性を有しかつ該第1基準 化圧との 比が前記計段器における進級の整数 類分の1に 当する第2基準 電圧を前記 税分器に加えてその 出 力レベルが前記 基準レベルに 選するまで 科分ける 手段と、上配 第3 税分 期間 中前 記 クロック パルス を前記計 数 器 の 下位 の 桁 に 印 加 する 手段 とよ り な ることを 特 後 と する アナログ・デジタル 変 決 接 似 3. 発明の 詳細 な 説 明

変換装置を提供するものである。

第1図は本発明実施例の構成を示したもので、 郊子Bxに変換しようとする入力包圧が加えられて、 蛭子 +Er,-Er にそれぞれ正および負の第1基単位 圧が加えられる。これらの電圧はスイッチ Siまた は Sa, Saを介して抵抗 Raに加えられ、設抵抗を介 して差動地殻器回路Aの反転入力解に加えられる。 また好子+E---E-の包圧はスイッチ Saitたは Saを 介して抵抗 Ra, Ra, Raの 直列回路に加えられるが、 スイッチ Soを介して上記抵抗 Roと Roの铰殻部を抵 抗 Riの入力類に接続し、かつ抵抗 Riと Riの接続部 を整動増制回路人の非反転入力端に接続してある。 増幅 回路 A は前記入力抵抗 Biおよび帰還コンデン □と共に積分器を構成するもので、コンデンサロ と並列にリセット用のスイッチSiを接収してある。 との積分器の出力をレベル比較器」に加え、更に その出力をクロックパルス発生器Pの出力パルス と共に同期回路でに加えてある。同期回路では、 レベル比較器もの出力信号を加えられたのち最初 のクロックパルスと同期して制御器まに信号を加

える。更にクロンクパルス発生者 Pの出力パルス・は、ゲート制御回路 Z およびゲート O に加えられて、ゲート O の出力パルスが制御器 K に加えられると共に数制御器からゲート制御回路 Z に信号が加えられる。かつ制御器 K には加算計数器 N を接続してある。

绑 2 積分期間 TaK おいては、第 1 基準電圧 野が お分されて、租分器の出力性圧 ■ は上記基準電圧 によって定まる傾斜角で直続的に低下する。かっ この第2種分期間 Taの開始と同時に制御器 E から ゲート制御回路でに信号が加えられて、該回路で が第2図8のように一定時間解の制御召号をゲー トロに加えるから、制御器Eに加わるクロックバ ルストが上記信号によつて一定時間の間だけ遮断 される。更に終1粒分期間下の終了と同時に計数 器Nがリセットされて、第2粒分期間に入つたと き酸計数器の下から2桁目にクロックパルスが加 わる。従つて計数器Nは第2程分期間Taの開始後 一定数のクロックパルスが送出された時点から第 2.図1の数クロックペルスの計数を開始する。と のようにして第2般分期間が進行し、積分器の出 . 力レベルが前記基準レベルを超過すると、レベル 比較器もの出力信号もが消滅し、同期回路では次・ のクロックペルスと同期して制御器まに第2段分 期間の終了信号を加える。

第2種分期間の終了と同時に制御器をは、スイ

ッチ Saを開いて第2ド t のようにスイッチ Saおよび Saを閉じる。とのため基準電圧 +Err が抵抗 Ra, Ra, Ra, C分圧されて、抵抗 Raの電圧が積分器を削成する差弱増幅回路 A の非以 転入力 端に加わる。 従つて上配積分器の出力電圧レベルが第2図 a に示したように再び基準レベルをよざつて上配包圧だけ上昇する。

投動作が終了する。

上述の防作において、第1科分類関に税分器のコンデンサロに充電される配荷 Qid (Bx/Ri) Tiであるから、設設分器の出力電圧 Vid

$$V_1 = Q_1 / C = (Ex / CR_1) T_1$$
 (1)

で与えられる。また第2般分期間における舷分器 の出力は圧の変化 Veは同様にして

$$V_1 = (Er/CR_1) T_2 . (2)$$

である。かつ計談記 B の追抜を M 任意の監抜を n と するとき、前記部 2 基準 包圧を Er/W<sup>n</sup> に 適定する。 す を わち M を 10, n を 1 と するとこの 第 2 基準 電圧が Er/10 と を るように 抵抗 R<sub>s</sub>, R<sub>s</sub>, R<sub>s</sub> を 選定するもので、 第 3 根分 期間に おいて は 第 3 図の 回路が 俯旋されるから、この 期間に おける 独分器の 因力 電圧の変化 V<sub>e</sub>は

$$V_{i} = (Er/locR_{i}) T_{i}$$
 (3)

である。 更に新 2 粒分期間の終了時における数分 器の出力レベルの変化、すなわち抵抗 R4の配氏を Roとすると、

$$V_1 = V_2 + V_4 - E_0$$
 (4)

#### 4. 図師の簡単な剽窃

第1個は本発明実施例の構成を示した例、第2 ・図は第1回における同一符号の部分の信号被形を 示したタイムチャート第3回は第3段分別同にお ける第1回の数位の一部の回路回である。なお図 において、Exは被変換程圧の入力端子、+Bri-Br は雑1基準観圧媚子、Aは楚動増福回路、Iはレ ベル比較器、Iは同勝回路、Pはクロックパルス 発生器、Oはゲート、Zはゲート制御回路、Kは 副御器、Nは計数器である。


> 特計出限人 タケダ型研工業株式会社 代理人 弁星士 芸 田 龍 也

特陽昭55-8104(8)

であるから、上記(1)~(4)式によつて

$$Ex = \frac{Er}{T_1} \left( T_2 + \frac{T_3}{10} \right) - \frac{E_0 CR_1}{T_1}$$
 (5)

が得られる。従つてゲート関側信号 g の時間傷、 すなわち第 2 限分期間 Fgの初期において計談解 N に加わるクロックパルスが選所される数を上記レ べル変化 Boに応じて適当に数定すると共に削途の ように第 2 額分期間はクロックパルスを計数極の 下から 2 初目に加え、第 3 粒分期間は最下位の衍 に加えることにより入力違圧 Ex に相当するデジタ ル盤が得られる。



THIS PAGE BLANK (USPTO)